博通宣布推出3.5D eXtreme Dimension系統(tǒng)級(jí)封裝（XDSiP）平臺(tái)技術(shù)，使消費(fèi)級(jí)AI客戶(hù)可開(kāi)發(fā)下一代定制加速器（XPU）。3.5D XDSiP在一個(gè)封裝設(shè)備中集成了超過(guò)6000平方毫米的硅片和多達(dá)12個(gè)高帶寬內(nèi)存（HBM）堆棧，可實(shí)現(xiàn)大規(guī)模AI的高效、低功耗計(jì)算。博通通過(guò)開(kāi)發(fā)和推出業(yè)界首款 Face-to-Face（F2F）3.5D XPU實(shí)現(xiàn)了一個(gè)重要里程碑。

訓(xùn)練生成式AI模型所需的巨大算力依賴(lài)于100000個(gè)至100萬(wàn)個(gè)XPU的大規(guī)模集群。這些 XPU需要越來(lái)越復(fù)雜的計(jì)算、內(nèi)存和I/O功能集成，以實(shí)現(xiàn)必要的性能，同時(shí)最大限度降低功耗和成本。摩爾定律和工藝擴(kuò)展等傳統(tǒng)方法難以滿(mǎn)足這些需求，因此，先進(jìn)的系統(tǒng)級(jí)封裝 （SiP）集成對(duì)于下一代XPU至關(guān)重要。

在過(guò)去十年中，2.5D集成（涉及在中介層上集成多個(gè)芯片）和 HBM模塊（高達(dá)8HBM）已被證明對(duì)XPU開(kāi)發(fā)很有價(jià)值。然而，隨著新的和越來(lái)越復(fù)雜的LLM的推出，訓(xùn)練需要3D硅片堆疊，以實(shí)現(xiàn)更好的尺寸、功率和成本。因此，將3D硅片堆疊與2.5D封裝相結(jié)合的3.5D集成有望成為未來(lái)十年下一代XPU的首選技術(shù)。

與正面對(duì)背（F2B）方法相比，Broadcom 3.5D XDSiP平臺(tái)在互連密度和功率效率方面取得了顯著的改進(jìn)。這種創(chuàng)新的F2F堆疊直接連接頂部和底部芯片的頂部金屬層，從而提供密集可靠的連接，同時(shí)將電氣干擾降至最低，并具有出色的機(jī)械強(qiáng)度。Broadcom 3.5D平臺(tái)包括IP和專(zhuān)有設(shè)計(jì)流程，可高效對(duì)電源、時(shí)鐘和信號(hào)互連的3D芯片堆疊進(jìn)行正確的構(gòu)造。