博通宣布推出3.5D eXtreme Dimension系統(tǒng)級封裝（XDSiP）平臺技術(shù)，使消費級AI客戶可開發(fā)下一代定制加速器（XPU）。3.5D XDSiP在一個封裝設(shè)備中集成了超過6000平方毫米的硅片和多達12個高帶寬內(nèi)存（HBM）堆棧，可實現(xiàn)大規(guī)模AI的高效、低功耗計算。博通通過開發(fā)和推出業(yè)界首款 Face-to-Face（F2F）3.5D XPU實現(xiàn)了一個重要里程碑。

訓練生成式AI模型所需的巨大算力依賴于100000個至100萬個XPU的大規(guī)模集群。這些 XPU需要越來越復雜的計算、內(nèi)存和I/O功能集成，以實現(xiàn)必要的性能，同時最大限度降低功耗和成本。摩爾定律和工藝擴展等傳統(tǒng)方法難以滿足這些需求，因此，先進的系統(tǒng)級封裝 （SiP）集成對于下一代XPU至關(guān)重要。

在過去十年中，2.5D集成（涉及在中介層上集成多個芯片）和 HBM模塊（高達8HBM）已被證明對XPU開發(fā)很有價值。然而，隨著新的和越來越復雜的LLM的推出，訓練需要3D硅片堆疊，以實現(xiàn)更好的尺寸、功率和成本。因此，將3D硅片堆疊與2.5D封裝相結(jié)合的3.5D集成有望成為未來十年下一代XPU的首選技術(shù)。

與正面對背（F2B）方法相比，Broadcom 3.5D XDSiP平臺在互連密度和功率效率方面取得了顯著的改進。這種創(chuàng)新的F2F堆疊直接連接頂部和底部芯片的頂部金屬層，從而提供密集可靠的連接，同時將電氣干擾降至最低，并具有出色的機械強度。Broadcom 3.5D平臺包括IP和專有設(shè)計流程，可高效對電源、時鐘和信號互連的3D芯片堆疊進行正確的構(gòu)造。